Laporan Akhir 1 M3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. alat dan bahan

3. Rangkaian Simulasi

4. prinsip kerja rangkaian

5. video rangkaian

6. analisa

7. link download

1. jurnal[kembali]

2. alat dan bahan [kembali]

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

a. IC 74LS112 (J-K Flip-Flop)

b. CD4013B (D Flip-Flop)

c. Power DC

Gambar 6. Power DC

d. Switch (SW-SPDT)

Gambar 7. Switch

e. Logicprobe atau LED

Gambar 8. Logic Probe

3. Rangkaian Simulasi [kembali]

4. prinsip kerja rangkaian [kembali]

Rangkaian pada gambar merupakan implementasi Asynchronous Binary Counter yang terdiri dari dua percobaan yaitu Percobaan 1A dan 1B, masing-masing menggunakan IC 74LS90 sebagai pencacah (counter) dan 7-segment display sebagai penampil hasil hitungan biner yang telah dikonversi menjadi tampilan desimal. Pada Percobaan 1A, input clock diberikan melalui saklar B0–B5 yang memicu IC U1 dan U2 untuk melakukan pencacahan secara bertahap sesuai karakteristik asynchronous counter dimana output flip-flop sebelumnya menjadi clock untuk flip-flop berikutnya, sehingga terjadi keterlambatan propagasi sinyal. Sementara itu, Percobaan 1B menggunakan rangkaian serupa pada bagian kanan dengan input clock dari saklar B6–B11 yang terhubung ke IC U3 dan U4, dan kedua percobaan menampilkan hasil perhitungan pada dua buah 7-segment yang menunjukkan nilai hitungan puluhan dan satuan secara berturutan. Dengan demikian, rangkaian ini menunjukkan prinsip kerja pencacah biner 4-bit yang dikombinasikan secara seri untuk menghasilkan pencacahan dua digit angka desimal.

5. video rangkaian [kembali]

1. Percobaan 1a

2. Percobaan 1b

6. analisa [kembali]