Tugas Pendahuluan 1 M2
percobaan 1 kondisi 9
1. Kondisi [Kembali]
Percobaan 1 Kondisi 9:
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=1, B5=1, B6=0
3. Vidio Simulasi [Kembali]
4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian Percobaan 1 Kondisi 9 ini digunakan dua buah IC, yaitu IC 7474 (D Flip-Flop) dan IC 74LS112 (JK Flip-Flop) yang bekerja secara berurutan untuk menunjukkan prinsip kerja sistem logika sekuensial sinkron. IC 7474 berfungsi untuk menyimpan data logika pada input D, dan akan memperbarui keluarannya (Q dan Q̅) saat menerima sinyal clock (B3). Dalam kondisi ini, input D diatur oleh saklar B5 = 1 dan B6 = 0, sehingga pada saat clock aktif, output Q dari 7474 (H4) bernilai 0 dan Q̅ (H3) bernilai 1. Nilai keluaran dari flip-flop D ini kemudian menjadi masukan bagi IC 74LS112, yang merupakan JK Flip-Flop.
IC 74LS112 menerima masukan dari kombinasi saklar B0 = 1, B1 = 1, B2 = 0, B4 = 1, serta sinyal clock yang sama (B3) untuk menentukan kondisi logika pada input J dan K. Dengan konfigurasi tersebut, maka JK Flip-Flop berada pada mode toggle, yaitu keadaan di mana setiap pulsa clock yang diterima akan membalikkan kondisi keluarannya. Namun pada saat pengamatan kondisi 9 ini, hasil keluaran IC 74LS112 menunjukkan Q = 0 (H7) dan Q̅ = 1 (H6).
Dengan demikian, prinsip kerja rangkaian ini adalah memanfaatkan keluaran dari D Flip-Flop sebagai masukan bagi JK Flip-Flop untuk memperlihatkan bagaimana data logika berpindah dan disinkronkan oleh sinyal clock secara berurutan. Output akhirnya adalah H7 = 0 dan H6 = 1, yang menunjukkan bahwa JK Flip-Flop berada dalam kondisi reset (Q = 0, Q̅ = 1) pada saat percobaan dilakukan.
5. Download File [Kembali]
- File Rangkaian [Download]
- Video Simulasi [Download]
- Datasheet Switch [Download]
- Datasheet 7474 [Download]
- Datasheet 74LS112 [Download]
Komentar
Posting Komentar